

# MMX & XMM



## Arithmétique

		Byte(b)	Word(w)	Double(d)	Quad(q)
Somme +	$M1_B[i] = M1_B[i] + M2_B[i]$	pADD <b>b</b>	pADD <b>w</b>	pADD <b>d</b>	pADD <b>q</b>
	$M1_B[i] = \text{limit}(-128, M1_B[i] + M2_B[i], 127)$	pADD <b>sb</b>	pADD <b>sw</b>		
	$M1_B[i] = \text{limit}(0, M1_B[i] + M2_B[i], 255)$	pADD <b>usb</b>	pADD <b>usw</b>		
Soustraction -	$M1_B[i] = M1_B[i] - M2_B[i]$	pSUB <b>b</b>	pSUB <b>w</b>	pSUB <b>d</b>	pSUB <b>q</b>
	$M1_B[i] = \text{limit}(-128, M1_B[i] - M2_B[i], 127)$	pSUB <b>sb</b>	pSUB <b>sw</b>		
	$M1_B[i] = \text{limit}(0, M1_B[i] - M2_B[i], 255)$	pSUB <b>usb</b>	pSUB <b>usw</b>		
Multiplication X	$M1_UW[i] = M1_UW[i] * M2_UW[i] \& 0xFFFF$			pMUL <b>lw</b>	pMUL <b>dq</b> ⓘ
	$M1_UW[i] = M1_UW[i] * M2_UW[i] >> 16$			pMUL <b>hw</b>	
				pMUL <b>huw</b>	
Multiplication puis Somme	$M1_D[i] = M1_W[2i] * M2_W[2i] + M1_W[2i+1] * M2_W[2i+1]$			pMADD <b>wd</b>	
Somme des différences absolues	$M1_W[0] = \sum  M1_B[i] - M2_B[i] , M1_W[i <> 0] = 0$			pSAD <b>bw</b>	
				MPSAD <b>bw</b> ⓘ	
Valeur absolue	$M1_W[i] =  M2_W[i] $	pABS <b>b</b>	pABS <b>w</b>	pABS <b>d</b>	pABS <b>q</b>
Maximum	$M1_UB[i] = \text{Max}(M1_UB[i], M2_UB[i])$	pMAX <b>sb</b> ⓘ	pMAX <b>sw</b>	pMAX <b>sd</b> ⓘ	
		pMAX <b>ub</b> ⓘ	pMAX <b>uw</b> ⓘ	pMAX <b>ud</b> ⓘ	
Minimum	$M1_UB[i] = \text{Min}(M1_UB[i], M2_UB[i])$	pMIN <b>sb</b> ⓘ	pMIN <b>sw</b>	pMIN <b>sd</b> ⓘ	
		pMIN <b>ub</b> ⓘ	pMIN <b>uw</b> ⓘ	pMIN <b>ud</b> ⓘ	
Moyenne	$M1_B[i] = (M1_B[i] + M2_B[i])/2$		pAVG <b>b</b>	pAVG <b>w</b>	
Égalité ?	$M1_B[i] = M1_B[i] == M2_B[i] ? 0xFF : 0$	pCmpEQ <b>b</b>	pCmpEQ <b>w</b>	pCmpEQ <b>d</b>	pCmpEQ <b>q</b> ⓘ
Supérieur ?	$M1_B[i] = M1_B[i] > M2_B[i] ? 0xFF : 0$	pCmpGT <b>b</b>	pCmpGT <b>w</b>	pCmpGT <b>d</b>	pCmpGT <b>q</b> ⓘ
Signes	$\text{reg}_{32}[0..7] = M_B[0..7] >> 8$	pMovMsK <b>b</b>	reg <sub>32</sub> , mem <sub>64</sub>		
Signe conditionnel	$M1_W[i] = M1_W[i] * \text{sign}(M2_W[i])$	pSIGN <b>b</b>	pSIGN <b>w</b>	pSIGN <b>d</b>	

## Logique

		Word(w)	Double(d)	Quad(q)	DQuad(dq)
And	$M1_Q = M1_Q \& M2_Q$				pAND
And not	$M1_Q = \sim M1_Q \& M2_Q$				pANDN
Or	$M1_Q = M1_Q \mid M2_Q$				pOR
Xor	$M1_Q = M1_Q \wedge M2_Q$				pXOR
Shl	$M1_W[i] = M1_W[i] << \text{imm8}$	pSLL <b>w</b>	pSLL <b>d</b>	pSLL <b>q</b>	pSLL <b>dq</b>
Shr	$M1_W[i] = M1_W[i] >> \text{imm8}$	pSRL <b>w</b>	pSRL <b>d</b>	pSRL <b>q</b>	pSRL <b>dq</b>
Sar	$M1_W[i] = M1_W[i] / 2^{\text{imm8}}$	pSRA <b>w</b>	pSRA <b>d</b>	pSRA <b>q</b>	

Saturation : si le résultat dépasse une limite, il est ramené à la limite.

Si le mode Saturation n'est pas actif, une troncature sanctionne les dépassemens.

Unsigned : résultat non signé

MMX XMM ⓘ intel seulement

# MMX & XMM

## Mouvements

		Byte(b)	Word(w)	Double(d)	Quad(q) DQuad(dq)
Comprimer			PACKssw <sub>b</sub> PACKusw <sub>b</sub>	PACKssdw	
Décompresser			pUNPCKhb <sub>w</sub> pUNPCKlb <sub>w</sub>	pUNPCKhwd pUNPCKlwd	pUNPCKhdq pUNPCKldq pUNPCKhqdq pUNPCKlqdq
Extension de signe	$M1_w[i] = \text{int16}(M2_B[i])$				pMOVSXbw pMOVSXwd pMOVSXbq pMOVSXwq pMOVSXdq
Extension à zéro	$M1_w[i] = \text{unsigned\_int16}(M2_B[i])$				pMOVZXbw pMOVZXwd pMOVZXbq pMOVZXwq pMOVZXdq
Insérer	$M_w[\text{imm8} \& 3] = \text{reg}_{32}[0..15]$ $M_w[\text{autre}] = \text{idem}$	pINSb pINS		pINSD pINSq	
Extraire	$\text{reg}_{32}[0..15] = M_w[\text{imm8} \& 3]$ $\text{reg}_{32}[16..31] = 0$	pEXTRb pEXTR		pEXTRd pEXTRq	
Répartir	$M1_w[i] = M2_w[(\text{imm8} >> 2i) \& 3]$ $X1_w[i] = X2_w[(\text{imm8} >> 2i) \& 3 + (\text{h} ? 4:0)]$ $X1_b[i] = X2_b[(X2 >> 4i) \& 15]$		pSHUFw pSHUF1w pSHUFhw	pSHUFD	
Échanger	$M_q \leftrightarrow \text{partie basse}(X_{dq})$				MOVdq2q MOVq2dq
Registre ↔ mémoire	$\text{reg}_{32}/\text{mem}_{32} = M_d[0]$ $M_d[0] = \text{reg}_{32}/\text{mem}_{32}$ $M_d[1] = 0$			MOVd	MOVq MOVdqu
Mêler	$M1_w[i] = \text{imm8} >> i \& 1 ? M2_w[i] : M1_w[i]$ $M1_w[i] = \text{XMM0}_w[i] < 0 ? M2_w[i] : M1_w[i]$		pBLENDW pBLENDVW		
Quitter le mode MMX	(indispensable en MMX, inutile en XMM)	EMMS			

Saturation : si le résultat dépasse une limite, il est ramené à la limite.


Si le mode Saturation n'est pas actif, une troncature sanctionne les dépassesments.

Unsigned : résultat non signé


MMX   XMM   intel seulement

# MMX & XMM


## Entrelacer




## Compackter



## Répartir



## Saturation



# **MMX & XMM**

## Compactage entrelacé avec saturation

Les instructions PACK compressent 2 paquets en un seul dans l'ordre des arguments :

**Entrées :** MM0 = D0<sub>1</sub>, D0<sub>0</sub>, MM1 = D1<sub>1</sub>, D1<sub>0</sub>, PACKSSDW MM0, MM1 ; Wi = min(max(-2<sup>15</sup>, d), 2<sup>15-1)</sup>

Il peut être intéressant d'avoir la même opération avec un entrelacement des résultats :

**Remarque :** la compression présuppose les opérandes signés en entrée et c'est l'instruction qui définit le type du résultat :

**PACKSSDW** prend 2x4 entiers signés de 32 bits (**D**) qu'il convertit, les **Saturant** si nécessaire, en 8 entiers de 16 bits **Signés** .

PACKSWB prend 2x8 entiers signés de 16 bits (**W**) qu'il convertit, les Saturant si nécessaire, en 16 entiers non signés (**U**) de 8 bits (**B**).

## Compactage entrelacé sans saturation

Similaire au cas précédent sans saturation laquelle est remplacée par un modulo au format cible (i.e. W, des D).

Entrées : MM0 = D0<sub>1</sub>, D0<sub>0</sub>  
et MM1 = D1<sub>1</sub>, D1<sub>0</sub>

<b>PSLLD</b> MM1, 16 ; MM1 = W1 <sub>1</sub> << 16, W1 <sub>0</sub> << 16 <b>PAND</b> MM0, {0, -1, 0, -1} ; MM0 = W0 <sub>2</sub> , W0 <sub>0</sub> <b>POR</b> MM0, MM1 ; MM0 = W1 <sub>1</sub> , W0 <sub>2</sub> , W1 <sub>0</sub> , W0 <sub>0</sub>
---

## Décompactage non-entrelacé

Entrées :  $MM0 = W0_3, W0_2, W0_1, W0_0$        $MOVQ MM2, MM0 ; W2_i = W0_i$   
 et  $MM1 = W1_3, W1_2, W1_1, W1_0$        $PUNPCKLDQ MM0, MM1 ; MM0 = W1_1, W1_0, W0_1, W0_0$   
PUNPCKHDO MM2, MM1 ; MM2 = W1\_3, W1\_2, W0\_3, W0\_2

### Décompactage signé (exemple : 8 entiers 16 bits → 2 x 4 entiers 32 bits)

```

Entrée : MM0 = W03, W02, W01, W00      PXOR      XMM0, XMM0 ; W0i = 0
PCMPGTW    XMM0, XMM1 ; W0i = (0 > W1) ? $FFFF : 0
MOV DQU    XMM2, XMM1 ; W2i = W1i
PUNPCKLWD  XMM1, XMM0 ; D1i = int32(W0i)
PUNPCKHWD  XMM2, XMM0 ; D2i = int32(W0i+1)

```

## **Différence absolue de nombres non signés**

Entrées :  $MM0 = D0_3, \dots, D0_0$  et  $MM1 = D1_3, \dots, D1_0$

<b>MOVQ</b> <b>PSUBUSB</b> <b>PSUBUSB</b> <b>POR</b>	$MM2, MM0 ; B2_i = B0_i$ $MM0, MM1 ; B0_i = B0_i < B1_i ? 0 : B0_i - B1_i$ $MM1, MM2 ; B1_i = B0_i < B1_i ? B1_i - B0_i : 0$ $MM0, MM1 ; B1_i = B0_i < B1_i ? B1_i - B0_i : B0_i - B1_i$
---	---

## **Définition de la différence absolue de deux nombres**

Entrées : MM0 = D0<sub>3</sub>, D0<sub>2</sub>, D0<sub>1</sub>, D0<sub>0</sub>      PSUBD      MM1, MM0 ; D1<sub>i</sub> = D0<sub>i</sub>-D1<sub>i</sub>  
 et MM1 = D1<sub>3</sub>, D1<sub>2</sub>, D1<sub>1</sub>, D1<sub>0</sub>      PABSD      MM0, MM1 ; D0i = |D0<sub>i</sub>-D1<sub>i</sub>|

# MMX & XMM

## Limitations d'un nombre non signé à une gamme [LO, HI]

```
PADDUSW MM0, ~P_HI ; W0i = 0xFFFF + min(Xi - HI, 0)
PSUBUSW MM0, ~(P_HI - P_LO) ; W0i = max(min(Xi, HI) - LO, 0)
PADDW MM0, LO ; W0i = min(max(Xi, HI), LO)
```

### Mettre à 1

```
PXOR MM0, MM0
PCMPEQ MM1, MM1
PSUBB MM0, MM1 PSUBW MM0, MM1 PSUBD MM0, MM1
```

### Mettre à 0

PXOR MM0, MM0

### Mettre à -1

PCMPEQ MM1, MM1

### Mettre à 2<sup>n</sup>-1

```
PCMPEQ MM1, MM1
PSRLW MM1, 16-n PSRLD MM1, 32-n
```

### Mettre à 2<sup>n</sup>

```
PCMPEQW MM1, MM1
PCMPEQW MM2, MM2
PSLLW MM1, n
PADDW MM1, MM2
PANDN MM1, MM2
```

### Complémenter à 1 (NOT)

```
PCMPEQW MM2, MM2
PANDN MM1, MM2
```

## Limitation d'un nombre signé à une gamme [LO, HI]

Utilise les instructions d'addition et de soustraction avec saturation non signée. Nous utiliserons les constantes suivantes :

P_LO = LO, LO, LO, LO	P_HI = HI, HI, HI, HI
P_MIN = 2 <sup>15</sup> , 2 <sup>15</sup> , 2 <sup>15</sup> , 2 <sup>15</sup>	WMIN = 0x8000
P_HX = WHX <sub>3</sub> , WHX <sub>2</sub> , WHX <sub>1</sub> , WHX <sub>0</sub>	WHX <sub>i</sub> = 0x7FFF - HI
P_DX = WDX <sub>3</sub> , WDX <sub>2</sub> , WDX <sub>1</sub> , WDX <sub>0</sub>	wdx <sub>i</sub> = 0xFFFF + LO - HI

Entrée: MM0 = X<sub>3</sub>, X<sub>2</sub>, X<sub>1</sub>, X<sub>0</sub>

PADDW MM0, P_MIN	; W0 <sub>i</sub> = X <sub>i</sub> + 0x8000
PADDUSW MM0, P_HX	; W0 <sub>i</sub> = 0xFFFF + max(X <sub>i</sub> - HI, 0)
PSUBUSW MM0, P_DX	; W0 <sub>i</sub> = min(max(X <sub>i</sub> , HI) - LO, 0)
PADDW MM0, P_LO	; W0 <sub>i</sub> = min(max(X <sub>i</sub> , HI), LO)

Si HI-LO > 0x8000 alors l'algorithme peut être simplifié :

Ce code économise 1 cycle mais si HI - LO ≥ 0x8000, il ne fonctionne plus : 0xFFFF - (X < 0x8000) ≥ 0x8000 donc négatif.

PADDSSW MM0, ~P_HI	; W0 <sub>i</sub> = 0xFFFF + min(X <sub>i</sub> - HI, 0)
PSUBSSW MM0, ~(P_HI-P_LO)	; W0 <sub>i</sub> = max(min(X <sub>i</sub> , HI) - LO, 0)
PADDW MM0, P_LO	; W0 <sub>i</sub> = min(max(X <sub>i</sub> , HI), LO)